簡介
雙口RAM是在一個SRAM存儲器上具有兩套完全獨立的數據線、地址線和讀寫控制線，并允許兩個獨立的系統同時對該存儲器進行随機性的訪問。即共享式多端口存儲器。
雙口RAM最大的特點是存儲數據共享。一個存儲器配備兩套獨立的地址、數據和控制線，允許兩個獨立的CPU或控制器同時異步地訪問存儲單元。因為數據共享，就必須存在訪問仲裁控制。内部仲裁邏輯控制提供以下功能：對同一地址單元訪問的時序控制；存儲單元數據塊的訪問權限分配；信令交換邏輯（例如中斷信号）等。
雙口RAM可用于提高RAM的吞吐率，适用于作于實時的數據緩存。
特點
（1）對同一地址單元訪問的競争控制
如果同時訪問雙口RAM的同一存儲單元，勢必造成數據訪問失真。為了防止沖突的發生，采用Busy邏輯控制，也稱硬件地址仲裁邏輯。此處隻給出了地址總線選通信信号先于片選脈沖信号的情況，而且，兩端的片選信号至少相差tAPS——仲裁最小時間間隔（IDT7132為5ns），内部仲裁邏輯控制才可給後訪問的一方輸出Busy閉鎖信号，将訪問權交給另一方直至結束對該地址單元的訪問，才撤消Busy閉鎖信号，将訪問權交給另一方直至結束對該地址單元的訪問，才撤消Busy閉鎖信号。
即使在極限情況，兩個CPU幾乎同時訪問同一單元——地址匹配時片選信号低跳變之差少于tAPS，Busy閉鎖信号也僅輸出給其中任一CPU，隻允許一個CPU訪問該地址單元。仲裁控制不會同時向兩個CPU發Busy閉鎖信号。
（2）存儲單元數據塊的訪問權限分配
存儲單元數據塊的訪問權限分配隻允許在某一時間段内由1個CPU對自定義的某一數據塊進行讀寫操作，這将有助于存儲數據的保護，更有效地避免地址沖突。信号量（Semaphore，簡稱SEM）仲裁閉鎖就是一種硬件電路結合軟件實現訪問權限分配方法。SEM單元是與存儲單元無關的獨立标志單元，圖3給出了一個信号量閉鎖邏輯框圖。
兩個觸發器在初始化時均使SEM允許輸出為高電平，等待雙方申請SEM。如果收到一方寫入的SEM信号（通常低電平寫入），仲裁電路将使其中一個觸發器的SEM允許輸出端為低電平，而閉鎖另一個SEM允許輸出端使其繼續保持高電平。隻有當先請求的一方撤消SEM信号，即寫入高電平，才使另一SEM允許輸出端的閉鎖得到解除，恢複等待新的SEM申請。
（3）信令交換邏輯（signaling logic）
為了提高數據的交換能力，有些雙口RAM采用信令交換邏輯來通知對方。IDT7130（1K容量）就是采用中斷方式交換信令。利用兩個特殊的單元（3FFH和3FEH）作為信令字和中斷源。假設左端CPU向3FFH寫入信令，将由寫信号和地址選通信号觸發右端的中斷輸出，隻有當右端的CPU響應中斷并讀取3FFH信令字單元，其中斷才被雙口RAM撤消。
