器件的引腳圖及各引腳功能
DIN：串行數據輸入端；
SCLK：串行時鐘輸入端；
/CS：芯片選用通端，低電平有效；
DOUT：用于級聯時的串行數據輸出端；
AGND：模拟地；
REFIN：基準電壓輸入端,2V～(VDD-2)；
OUT：DAC模拟電壓輸出端；
VDD：正電源端，4.5～5.5V,通常取5V。
功能框圖
TLC5615的内部功能框圖如下圖所示,它主要由以下幾部分組成:
1、10位DAC電路;
2、一個16位移位寄存器,接受串行移入的二進制數,并且有一個級聯的數據輸出端DOUT;
3、并行輸入輸出的10位DAC寄存器,為10位DAC電路提供待轉換的二進制數據;
4、電壓跟随器為參考電壓端REFIN提供很高的輸入阻抗,大約10MΩ;
5、×2電路提供最大值為2倍于REFIN的輸出;
6、上電複位電路和控制電路。
兩種工作方式：（A）從上圖可以看出，16位移位寄存器分為高4位虛拟位、低兩位填充位以及10位有效位。在單片TLC5615工作時,隻需要向16位移位寄存器按先後輸入10位有效位和低2位填充位，2位填充位數據任意,這是第一種方式,即12位數據序列。（B）第二種方式為級聯方式,即16位數據列,可以将本片的DOUT接到下一片的DIN,需要向16位移位寄存器按先後輸入高4位虛拟位、10位有效位和低2位填充位,由于增加了高4位虛拟位,所以需要16個時鐘脈沖。
工作時序
TLC5615工作時序如上圖所示。可以看出,隻有當片選CS為低電平時,串行輸入數據才能被移入16位
移位寄存器。當CS為低電平時,在每一個SCLK時鐘的上升沿将DIN的一位數據移入16位移寄存器。注意,二進制最高有效位被導前移入。接着,CS的上升沿将16位移位寄存器的10位有效數據鎖存于10位DAC寄存器,供DAC電路進行轉換;當片選CS為高電平時,串行輸入數據不能被移入16位移位寄存器。注意,CS的上升和下降都必須發生在SCLK為低電平期間。
