技術概論
CWD是作為寫入延遲之用，Reset提供了超省電功能的命令，可以讓DDR3 SDRAM内存顆粒電路停止運作、進入超省電待命模式，ZQ則是一個新增的終端電阻校準功能，新增這個線路腳位提供了ODCE（On Die Calibration Engine）用來校準ODT（On Die Termination）内部終端電阻，新增了SRT（Self-Reflash Temperature）可編程化溫度控制内存時脈功能，SRT的加入讓内存顆粒在溫度、時脈和電源管理上進行優化，可以說在内存内，就做了電源管理的功能，同時讓内存顆粒的穩定度也大為提升，确保内存顆粒不緻于工作時脈過高導緻燒毀的狀況，同時DDR3 SDRAM還加入RASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以說針對整個内存Bank做更有效的資料讀寫以達到省電功效。
新型設計
1．8bit預取設計，而DDR2為4bit預取，這樣DRAM内核的頻率隻有等效數據頻率的1/8，DDR3-800的核心工作頻率（内核頻率）隻有100MHz。
2．采用點對點的拓撲架構，以減輕地址/命令與控制總線的負擔。
3．采用100nm以下的生産工藝，将工作電壓從DDR2的1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
與DDR2比較
1.突發長度（Burst Length，BL）：
由于DDR3的預取為8bit，所以突發傳輸周期（Burst Length，BL）也固定為8，而對于DDR2和早期的DDR架構系統，BL=4也是常用的，DDR3為此增加了一個4bitBurst Chop（突發突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸，屆時可通過A12地址線來控制這一突發模式。而且需要指出的是，任何突發中斷操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
2.尋址時序（Timing）：
就像DDR2從DDR轉變而來後延遲周期數增加一樣，DDR3的CL周期也将比DDR2有所提高。DDR2的CL範圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0～4，而DDR3時AL有三種選項，分别是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數——寫入延遲（CWD），這一參數将根據具體的工作頻率而定。
3.DDR3新增的重置（Reset）功能：
重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。DRAM業界很早以前就要求增加這一功能，如今終于在DDR3上實現了。這一引腳将使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3内存将停止所有操作，并切換至最少量活動狀态，以節約電力。 在Reset期間，DDR3内存将關閉内在的大部分功能，所有數據接收與發送器都将關閉，所有内部的程序裝置将複位，DLL（延遲鎖相環路）與時鐘電路将停止工作，而且不理睬數據總線上的任何動靜。這樣一來，将使DDR3達到最節省電力的目的。
4.DDR3新增ZQ校準功能：
ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎（On-Die Calibration Engine，ODCE）來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這一指令後，将用相應的時鐘周期（在加電與初始化之後用512個時鐘周期，在退出自刷新操作後用256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。
5.參考電壓分成兩個：
在DDR3系統中，對于内存系統工作非常重要的參考電壓信号VREF将分為兩個信号，即為命令與地址信号服務的VREFCA和為數據總線服務的VREFDQ，這将有效地提高系統數據總線的信噪等級。
6.點對點連接（Point-to-Point，P2P）：
這是為了提高系統性能而進行的重要改動，也是DDR3與DDR2的一個關鍵區别。在DDR3系統中，一個内存控制器隻與一個内存通道打交道，而且這個内存通道隻能有一個插槽，因此，内存控制器與DDR3内存模組之間是點對點（P2P）的關系（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數據總線的負載。而在内存模組方面，與DDR2的類别相類似，也有标準DIMM（台式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務器）之分，其中第二代FB-DIMM将采用規格更高的AMB2（高級内存緩沖器）。 面向64位構架的DDR3顯然在頻率和速度上擁有更多的優勢，此外，由于DDR3所采用的根據溫度自動自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動設備的歡迎，就像最先迎接DDR2内存的不是台式機而是服務器一樣。在CPU外頻提升最迅速的PC台式機領域，DDR3未來也是一片光明。Intel所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3規格，而AMD也預計同時在K9平台上支持DDR2及DDR3兩種規格。
内存改進
邏輯Bank數量
DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量芯片的需求。而DDR3很可能将從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。
封裝（Packages）
DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。并且DDR3必須是綠色封裝，不能含有任何有害物質。
降低功耗
DDR3内存在達到高帶寬的同時，其功耗反而可以降低，其核心工作電壓從DDR2的1.8V降至1.5V，相關數據預測DDR3将比現時DDR2節省30%的功耗，當然發熱量我們也不需要擔心。就帶寬和功耗之間作個平衡，對比現有的DDR2-800産品，DDR3-800、1066及1333的功耗比分别為0.72X、0.83X及0.95X，不但内存帶寬大幅提升，功耗表現也比上代更好。
性能優勢
(1)功耗和發熱量較小：吸取了DDR2的教訓，在控制成本的基礎上減小了能耗和發熱量，使得DDR3更易于被用戶和廠家接受。
(2)工作頻率更高：由于能耗降低，DDR3可實現更高的工作頻率，在一定程度彌補了延遲時間較長的缺點，同時還可作為顯卡的賣點之一，這在搭配DDR3顯存的顯卡上已有所表現。
(3)降低顯卡整體成本：DDR2顯存顆粒規格多為16M X 32bit，搭配中高端顯卡常用的128MB顯存便需8顆。而DDR3顯存顆粒規格多為32M X 32bit，單顆顆粒容量較大，4顆即可構成128MB顯存。如此一來，顯卡PCB面積可減小，成本得以有效控制，此外，顆粒數減少後，顯存功耗也能進一步降低。
(4)通用性好：相對于DDR變更到DDR2，DDR3對DDR2的兼容性更好。由于針腳、封裝等關鍵特性不變，搭配DDR2的顯示核心和公版設計的顯卡稍加修改便能采用DDR3顯存，這對廠商降低成本大有好處。
DDR3顯存在新出的大多數中高端顯卡上得到了廣泛的應用。 許多低端的顯卡也有采用DDR3顯存的。
選購
全球僅有少數制造内存的公司，而銷售重新組裝的部件，并貼上自産标簽的公司，卻有數百家。從主要制造商處購買内存的幾大最佳原因是将品質融入制造過程的三步質量控制：可追溯編碼、老化測試和防護帶測試。
可追溯編碼
查看内存芯片時，您會注意到芯片上印有一串數字。這些數字用于識别和解決每批模塊中可能出現的問題。通過可追溯編碼，芯片制造商（如Micron美光）能夠确定部件的制造時間、制造工廠，并能追蹤到問題芯片原産的矽片。通過建立該信息的數據庫，芯片制造商能夠更好地查明内存問題的原因，解決問題，并制造一批比先前模塊質量更好的新模塊。随着時間的推移，制造工藝方面的諸多改進對模塊品質帶來顯着影響，而品質正是第三方組裝廠難以跨越的溝渠。如果您從原始制造商處購買産品，便能充分利用不斷更叠的模塊技術。
老化測試
除可追溯編碼優勢之外，真正的制造商會采用一種稱為老化測試的工藝，所生産的模闆質量比使用各類組件裝配模塊的公司更高。原始制造商的老化測試過程中，芯片會承受升高的溫度，挑出每批産品中短期使用便出現故障的少部分芯片。通過在最終消費者購買産品之前便将存在固有問題的芯片挑揀剔除，原始制造商能夠獲得更高的品質和可靠性。
防護帶測試
防護帶測試有助于确保芯片正常運行（即使在非常規操作條件下）。計算機的内部溫度和其它可變因素時常改變，而防護帶測試能夠将它們維持在可控範圍内。
制造内存芯片時，為了獲得合格的性能等級，它們須滿足特定的參數範圍。例如，某個芯片的特定指标須在10-20之間，才可視為合格。我們不會将故障芯片測試過程的參數設置為小于10或大于20，而是将故障芯片測試過程參數設置為小于11或大于19。這樣一來，當内存芯片用于實際運算環境且存在自然可變因素時，芯片完全能夠處于運行良好的中間範圍段。隻有經測試和驗證符合嚴格“防護帶”範圍的芯片，原始内存制造商才能将内存在實際使用中遇到的自然變量維持在可控範圍内。
