eda:電子設計自動化-中文百科頻道

曆史發展

在電子設計自動化（英語：Electronic design automation，縮寫：EDA）出現之前，設計人員必須手工完成集成電路的設計、布線等工作，這是因為當時所謂集成電路的複雜程度遠不及現在。工業界開始使用幾何學方法來制造用于電路光繪（photoplotter）的膠帶。到了1970年代中期，開發人應嘗試将整個設計過程自動化，而不僅僅滿足于自動完成掩膜草圖。第一個電路布線、布局工具研發成功。設計自動化會議（Design Automation Conference）在這一時期被創立，旨在促進電子設計自動化的發展。

電子設計自動化發展的下一個重要階段以卡弗爾·米德（Carver Mead）和琳·康維于1980年發表的論文《超大規模集成電路系統導論》（Introduction to VLSI Systems）為标志。這一篇具有重大意義的論文提出了通過編程語言來進行芯片設計的新思想。如果這一想法得到實現，芯片設計的複雜程度可以得到顯着提升。這主要得益于用來進行集成電路邏輯仿真、功能驗證的工具的性能得到相當的改善。随着計算機仿真技術的發展，設計項目可以在構建實際硬件電路之前進行仿真，芯片布線布局對人工設計的要求降低，而且軟件錯誤率不斷降低。直至今日，盡管所用的語言和工具仍然不斷在發展，但是通過編程語言來設計、驗證電路預期行為，利用工具軟件綜合得到低抽象級物理設計的這種途徑，仍然是數字集成電路設計的基礎。

從1981年開始，電子設計自動化逐漸開始商業化。1984年的設計自動化會議（Design Automation Conference）上還舉辦了第一個以電子設計自動化為主題的銷售展覽。Gateway設計自動化在1986年推出了一種硬件描述語言Verilog，這種語言在現在是最流行的高級抽象設計語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創造出來。現代的電子設計自動化設計工具可以識别、讀取不同類型的硬件描述。根據這些語言規範産生的各種仿真系統迅速被推出，使得設計人員可對設計的芯片進行直接仿真。後來，技術的發展更側重于邏輯綜合。

目前的數字集成電路的設計都比較模塊化（參見集成電路設計、設計收斂（Design closure）和設計流（Design flow (EDA)））。半導體器件制造工藝需要标準化的設計描述，高抽象級的描述将被編譯為信息單元（cell）的形式。設計人員在進行邏輯設計時尚無需考慮信息單元的具體硬件工藝。利用特定的集成電路制造工藝來實現硬件電路，信息單元就會實施預定義的邏輯或其他電子功能。半導體硬件廠商大多會為它們制造的元件提供“元件庫”，并提供相應的标準化仿真模型。相比數字的電子設計自動化工具，模拟系統的電子設計自動化工具大多并非模塊化的，這是因為模拟電路的功能更加複雜，而且不同部分的相互影響較強，而且作用規律複雜，電子元件大多沒有那麼理想。Verilog AMS就是一種用于模拟電子設計的硬件描述語言。此文，設計人員可以使用硬件驗證語言來完成項目的驗證工作目前最新的發展趨勢是将集描述語言、驗證語言集成為一體，典型的例子有SystemVerilog。

随着集成電路規模的擴大、半導體技術的發展，電子設計自動化的重要性急劇增加。這些工具的使用者包括半導體器件制造中心的硬件技術人員，他們的工作是操作半導體器件制造設備并管理整個工作車間。一些以設計為主要業務的公司，也會使用電子設計自動化軟件來評估制造部門是否能夠适應新的設計任務。電子設計自動化工具還被用來将設計的功能導入到類似現場可編程邏輯門陣列的半定制可編程邏輯器件，或者生産全定制的專用集成電路。

概念

EDA技術的概念

EDA技術是指以計算機為工作平台，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子産品的自動設計。

利用EDA工具，電子設計師可以從概念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，并可以将電子産品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。

應用

現在對EDA的概念或範疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦産、生物、醫學、軍事等各個領域，都有EDA的應用。目前EDA技術已在各大公司、企事業單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設計、性能測試及特性分析直到飛行模拟，都可能涉及到EDA技術。本文所指的EDA技術，主要針對電子電路設計、PCB設計和IC設計。

EDA設計可分為系統級、電路級和物理實現級。

設計方法

(1) 前端設計(系統建模RTL 級描述)後端設計(FPGAASIC)系統建模

(2) IP 複用

(3) 前端設計

(4) 系統描述：建立系統的數學模型。

(5) 功能描述：描述系統的行為或各子模塊之間的數據流圖。

(6) 邏輯設計：将系統功能結構化，通常以文本、原理圖、邏輯圖、布爾表達式來表示設計結果。

(7) 仿真：包括功能仿真和時序仿真，主要驗證系統功能的正确性及時序特性。

設計技巧

（1）密碼鎖輸入電路KEYB 0ARD.VHD中對各種分頻信号/信号序列的設計有獨到之處。該設計中，利用一個自由計數器來産生各種需要的頻率，也就是先建立一個N位計數器，N的大小根據電路的需求決定。N的值越大，電路可以除頻的次數就越多，這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時鐘信号。若輸入時鐘為CLK，N位計數器的輸出為Q[N-1，0]，則Q（0）為CLK的2分頻脈沖信号，Q（1）為CLK的4分頻脈沖信号，Q（2）為CLK的8分頻脈沖信号，……Q（N-1）為CLK的2N分頻脈沖信号；Q（5 DOWNT04）取得的是一個脈沖波形序列，其值是依00、01、10、11、00、01周期性變化的，其變化頻率為CLK的25分頻，也就是32分頻。我們利用以上規律即可得到各種我們所需要頻率的信号或信号序列。

（2）鍵盤輸入去抖電路的設計程序DEBOUNCING.VHD在實際系統的開發中有較好的參考價值。

（3）密碼鎖控制電路CTRL，VHD中對于數據的更新及移位方法比較好。程序中使用語句“ACC <=ACC（11 DOWNT0 0）&DATA_N”非常簡潔地同時實現了ACC中的低4位用DATA_N進行更新，而高12位用ACC中的原來的低12位左移而來的處理。

（4）在密碼鎖輸入電路等模塊的程序的設計和仿真中，為了便于觀察一些中間結果，在程序中增加了一些觀測輸出點。這一設計技巧，對于較大的程序或多進程程序的設計非常重要。同時在仿真時，為了便于觀測全局結果，降低了分頻常數。同理，在進行程序仿真時，對于程序中數目較大的分頻/計數/計時常數的修改是非常必要的。

工具軟件

EDA工具軟件可大緻可分為芯片設計輔助軟件、可編程芯片輔助設計軟件、系統設計輔助軟件等三類。

目前進入我國并具有廣泛影響的EDA軟件是系統設計軟件輔助類和可編程芯片輔助設計軟件：Protel、PSPICE、multiSIM7(原EWB的最新版本)、OrCAD、PCAD、、LSIIogic、MicroSim，ISE，modelsim等等。這些工具都有較強的功能，一般可用于幾個方面，例如很多軟件都可以進行電路設計與仿真，同進還可以進行PCB自動布局布線，可輸出多種網表文件與第三方軟件接口。

EDA工具軟件廠商三巨頭：Synopsys、Mentor Graphics、Cadence。

電子電路設計與仿真工具

我們大家可能都用過試驗闆或者其他的東西制作過一些電子制做來進行實踐。但是有的時候，我們會發現做出來的東西有很多的問題，事先并沒有想到，這樣一來就浪費了我們的很多時間和物資。而且增加了産品的開發周期和延續了産品的上市時間從而使産品失去市場競争優勢。有沒有能夠不動用電烙鐵試驗闆就能知道結果的方法呢？結論是有，這就是電路設計與仿真技術。

說到電子電路設計與仿真工具這項技術，就不能不提到美國，不能不提到他們的飛機設計為什麼有很高的效率。以前我國定型一個中型飛機的設計，從草案到詳細設計到風洞試驗再到最後出圖到實際投産，整個周期大概要10年。而美國是1年。為什麼會有這樣大的差距呢？因為美國在設計時大部分采用的是虛拟仿真技術，把多年積累的各項風洞實驗參數都輸入電腦，然後通過電腦編程編寫出一個虛拟環境的軟件，并且使它能夠自動套用相關公式和調用長期積累後輸入電腦的相關經驗參數。這樣一來，隻要把飛機的外形計數據放入這個虛拟的風洞軟件中進行試驗，哪裡不合理有問題就改動那裡，直至最佳效果，效率自然高了，最後隻要再在實際環境中測試幾次找找不足就可以定型了，從他們的波音747到F16都是采用的這種方法。空氣動力學方面的數據由資深專家提供，軟件開發商是IBM，飛行器設計工程師隻需利用仿真軟件在計算機平台上進行各種仿真調試工作即可。同樣，他們其他的很多東西都是采用了這樣類似的方法，從大到小，從複雜到簡單，甚至包括設計家具和作曲，隻是具體軟件内容不同。其實，他們發明第一代計算機時就是這個目的（當初是為了高效率設計大炮和相關炮彈以及其他計算量大的設計）。

電子電路設計與仿真工具包括SPICE/PSPICE；multiSIM7；Matlab；SystemView；MMICAD LiveWire、Edison、Tina Pro Bright Spark等。下面簡單介紹前三個軟件。

①SPICE（Simulation Program with Integrated Circuit Emphasis）：是由美國加州大學推出的電路分析仿真軟件，是20世紀80年代世界上應用最廣的電路設計軟件，1998年被定為美國國家标準。1984年，美國MicroSim公司推出了基于SPICE的微機版PSPICE（Personal-SPICE）。現在用得較多的是PSPICE6.2，可以說在同類産品中，它是功能最為強大的模拟和數字電路混合仿真EDA軟件，在國内普遍使用。最新推出了PSPICE9.1版本。它可以進行各種各樣的電路仿真、激勵建立、溫度與噪聲分析、模拟控制、波形輸出、數據輸出、并在同一窗口内同時顯示模拟與數字的仿真結果。無論對哪種器件哪些電路進行仿真，都可以得到精确的仿真結果，并可以自行建立元器件及元器件庫。

②multiSIM（EWB的最新版本）軟件：是Interactive Image Technologies Ltd在20世紀末推出的電路仿真軟件。其最新版本為multiSIM7，目前普遍使用的是multiSIM2001，相對于其它EDA軟件，它具有更加形象直觀的人機交互界面，特别是其儀器儀表庫中的各儀器儀表與操作真實實驗中的實際儀器儀表完全沒有兩樣，但它對模數電路的混合仿真功能卻毫不遜色，幾乎能夠100%地仿真出真實電路的結果，并且它在儀器儀表庫中還提供了萬用表、信号發生器、瓦特表、雙蹤示波器（對于multiSIM7還具有四蹤示波器）、波特儀（相當實際中的掃頻儀）、字信号發生器、邏輯分析儀、邏輯轉換儀、失真度分析儀、頻譜分析儀、網絡分析儀和電壓表及電流表等儀器儀表。還提供了我們日常常見的各種建模精确的元器件，比如電阻、電容、電感、三極管、二極管、繼電器、可控矽、數碼管等等。模拟集成電路方面有各種運算放大器、其他常用集成電路。數字電路方面有74系列集成電路、4000系列集成電路、等等還支持自制元器件。MultiSIM7還具有I-V分析儀（相當于真實環境中的晶體管特性圖示儀）和Agilent信号發生器、Agilent萬用表、Agilent示波器和動态邏輯平筆等。同時它還能進行VHDL仿真和Verilog HDL仿真。

③MATLAB産品族：它們的一大特性是有衆多的面向具體應用的工具箱和仿真塊，包含了完整的函數集用來對圖像信号處理、控制系統設計、神經網絡等特殊應用進行分析和設計。它具有數據采集、報告生成和MATLAB語言編程産生獨立C/C++代碼等功能。MATLAB産品族具有下列功能：數據分析；數值和符号計算、工程與科學繪圖；控制系統設計；數字圖像信号處理；财務工程；建模、仿真、原型開發；應用開發；圖形用戶界面設計等。MATLAB産品族被廣泛應用于信号與圖像處理、控制系統設計、通訊系統仿真等諸多領域。開放式的結構使MATLAB産品族很容易針對特定的需求進行擴充，從而在不斷深化對問題的認識同時，提高自身的競争力。

PCB設計軟件

PCB（Printed-Circuit Board）設計軟件種類很多，如Protel、Altium Designer、OrCAD、Viewlogic、PowerPCB、Cadence PSD、MentorGraphices的Expedition PCB、Zuken CadStart、Winboard/Windraft/Ivex-SPICE、PCB Studio、TANGO、PCBWizard（與LiveWire配套的PCB制作軟件包）、ultiBOARD7（與multiSIM2001配套的PCB制作軟件包）等等。

目前在我國用得最多當屬Protel，下面僅對此軟件作一介紹。

Protel是PROTEL（現為Altium）公司在20世紀80年代末推出的CAD工具，是PCB設計者的首選軟件。它較早在國内使用，普及率最高，在很多的大、中專院校的電路專業還專門開設Protel課程，幾乎所在的電路公司都要用到它。早期的Protel主要作為印刷闆自動布線工具使用，其最新版本為Altium Designer 10，現在普遍使用的是Protel99SE，它是個完整的全方位電路設計系統，包含了電原理圖繪制、模拟電路與數字電路混合信号仿真、多層印刷電路闆設計（包含印刷電路闆自動布局布線），可編程邏輯器件設計、圖表生成、電路表格生成、支持宏操作等功能，并具有Client/Server（客戶/服務體系結構），同時還兼容一些其它設計軟件的文件格式，如ORCAD、PSPICE、EXCEL等。使用多層印制線路闆的自動布線，可實現高密度PCB的100%布通率。Protel軟件功能強大（同時具有電路仿真功能和PLD開發功能）、界面友好、使用方便，但它最具代表性的是電路設計和PCB設計。

IC設計軟件

IC設計工具很多，其中按市場所占份額排行為Cadence、Mentor Graphics和Synopsys。這三家都是ASIC設計領域相當有名的軟件供應商。其它公司的軟件相對來說使用者較少。中國華大公司也提供ASIC設計軟件（熊貓2000）；另外近來出名的Avanti公司，是原來在Cadence的幾個華人工程師創立的，他們的設計工具可以全面和Cadence公司的工具相抗衡，非常适用于深亞微米的IC設計。下面按用途對IC設計軟件作一些介紹。

①設計輸入工具

這是任何一種EDA軟件必須具備的基本功能。像Cadence的composer，viewlogic的viewdraw，硬件描述語言VHDL、Verilog HDL是主要設計語言，許多設計輸入工具都支持HDL（比如說multiSIM等）。另外像Active-HDL和其它的設計輸入方法，包括原理和狀态機輸入方法，設計FPGA/CPLD的工具大都可作為IC設計的輸入手段，如Xilinx、Altera等公司提供的開發工具Modelsim FPGA等。

②設計仿真工作

我們使用EDA工具的一個最大好處是可以驗證設計是否正确，幾乎每個公司的EDA産品都有仿真工具。Verilog-XL、NC-verilog用于Verilog仿真，Leapfrog用于VHDL仿真，Analog Artist用于模拟電路仿真。Viewlogic的仿真器有：viewsim門級電路仿真器，speedwaveVHDL仿真器，VCS-verilog仿真器。Mentor Graphics有其子公司Model Tech出品的VHDL和Verilog雙仿真器：Model Sim。Cadence、Synopsys用的是VSS（VHDL仿真器）。現在的趨勢是各大EDA公司都逐漸用HDL仿真器作為電路驗證的工具。

③綜合工具

綜合工具可以把HDL變成門級網表。這方面Synopsys工具占有較大的優勢，它的Design Compile是作為一個綜合的工業标準，它還有另外一個産品叫Behavior Compiler，可以提供更高級的綜合。

另外最近美國又出了一個軟件叫Ambit，據說比Synopsys的軟件更有效，可以綜合50萬門的電路，速度更快。今年初Ambit被Cadence公司收購，為此Cadence放棄了它原來的綜合軟件Synergy。随着FPGA設計的規模越來越大，各EDA公司又開發了用于FPGA設計的綜合軟件，比較有名的有：Synopsys的FPGA Express， Cadence的Synplity， Mentor的Leonardo，這三家的FPGA綜合軟件占了市場的絕大部分。

④布局和布線

在IC設計的布局布線工具中，Cadence軟件是比較強的，它有很多産品，用于标準單元、門陣列已可實現交互布線。最有名的是Cadence spectra，它原來是用于PCB布線的，後來Cadence把它用來作IC的布線。其主要工具有：Cell3，Silicon Ensemble-标準單元布線器；Gate Ensemble-門陣列布線器；Design Planner-布局工具。其它各EDA軟件開發公司也提供各自的布局布線工具。

⑤物理驗證工具

物理驗證工具包括版圖設計工具、版圖驗證工具、版圖提取工具等等。這方面Cadence也是很強的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。

⑥模拟電路仿真器

前面講的仿真器主要是針對數字電路的，對于模拟電路的仿真工具，普遍使用SPICE，這是唯一的選擇。隻不過是選擇不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE現在被Avanti公司收購了。在衆多的SPICE中，HSPICE作為IC設計，其模型多，仿真的精度也高。

PLD設計工具

PLD（Programmable Logic Device）是一種由用戶根據需要而自行構造邏輯功能的數字集成電路。目前主要有兩大類型：CPLD（Complex PLD）和FPGA(Field Programmable Gate Array)。它們的基本設計方法是借助于EDA軟件，用原理圖、狀态機、布爾表達式、硬件描述語言等方法，生成相應的目标文件，最後用編程器或下載電纜，由目标器件實現。生産PLD的廠家很多，但最有代表性的PLD廠家為Altera、Xilinx和Lattice公司。

PLD的開發工具一般由器件生産廠家提供，但随着器件規模的不斷增加，軟件的複雜性也随之提高，目前由專門的軟件公司與器件生産廠家使用，推出功能強大的設計軟件。下面介紹主要器件生産廠家和開發工具。

①ALTERA：20世紀90年代以後發展很快。主要産品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其開發工具-MAX+PLUS II是較成功的PLD開發平台，最新又推出了Quartus II開發軟件。Altera公司提供較多形式的設計輸入手段，綁定第三方VHDL綜合工具，如：綜合軟件FPGA Express、Leonard Spectrum，仿真軟件ModelSim。

②XILINX：FPGA的發明者。産品種類較全，主要有：XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其最大的Vertex-II Pro器件已達到800萬門。開發軟件為Foundation和ISE。通常來說，在歐洲用Xilinx的人多，在日本和亞太地區用ALTERA的人多，在美國則是平分秋色。全球PLD/FPGA産品60%以上是由Altera和Xilinx提供的。可以講Altera和Xilinx共同決定了PLD技術的發展方向。

③Lattice-Vantis：Lattice是ISP（In-System Programmability）技術的發明者。ISP技術極大地促進了PLD産品的發展，與ALTERA和XILINX相比，其開發工具比Altera和Xilinx略遜一籌。中小規模PLD比較有特色，大規模PLD的競争力還不夠強（Lattice沒有基于查找表技術的大規模FPGA），1999年推出可編程模拟器件，1999年收購Vantis（原AMD子公司），成為第三大可編程邏輯器件供應商。2001年12月收購Agere公司（原Lucent微電子部）的FPGA部門。主要産品有ispLSI2000/5000/8000，MACH4/5。

④ACTEL：反熔絲（一次性燒寫）PLD的領導者。由于反熔絲PLD抗輻射、耐高低溫、功耗低、速度快，所以在軍品和宇航級上有較大優勢。ALTERA和XILINX則一般不涉足軍品和宇航級市場。

⑤Quicklogic：專業PLD/FPGA公司，以一次性反熔絲工藝為主，在中國地區銷售量不大。

⑥Lucent：主要特點是有不少用于通訊領域的專用IP核，但PLD/FPGA不是Lucent的主要業務，在中國地區使用的人很少。

⑦ATMEL：中小規模PLD做得不錯。ATMEL也做了一些與Altera和Xilinx兼容的片子，但在品質上與原廠家還是有一些差距，在高可靠性産品中使用較少，多用在低端産品上。

⑧Clear Logic：生産與一些著名PLD/FPGA大公司兼容的芯片，這種芯片可将用戶的設計一次性固化，不可編程，批量生産時的成本較低。

⑨WSI：生産PSD（單片機可編程外圍芯片）産品。這是一種特殊的PLD，如最新的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP（在線編程），集成度高，主要用于配合單片機工作。

⑦Altium：提供Actel、Altera、Lattice和Xilinx四家PLD/FPGA器件的通用跨廠商開發平台，最新推出了Altium Designer 10 軟件中集成了Aldec HDL仿真功能。

順便提一下：PLD（可編程邏輯器件）是一種可以完全替代74系列及GAL、PLA的新型電路，隻要有數字電路基礎，會使用計算機，就可以進行PLD的開發。PLD的在線編程能力和強大的開發軟件，使工程師可以幾天，甚至幾分鐘内就可完成以往幾周才能完成的工作，并可将數百萬門的複雜設計集成在一顆芯片内。PLD技術在發達國家已成為電子工程師必備的技術。

其它EDA軟件

①VHDL語言：超高速集成電路硬件描述語言（VHSIC Hardware Deseription Languagt，簡稱VHDL），是IEEE的一項标準設計語言。它源于美國國防部提出的超高速集成電路（Very High Speed Integrated Circuit，簡稱VHSIC）計劃，是ASIC設計和PLD設計的一種主要輸入工具。

②Veriolg HDL：是Verilog公司推出的硬件描述語言，在ASIC設計方面與VHDL語言平分秋色。

③其它EDA軟件如專門用于微波電路設計和電力載波工具、PCB制作和工藝流程控制等領域的工具，在此就不作介紹了。

工具應用

EDA在教學、科研、産品設計與制造等各方面都發揮着巨大的作用。在教學方面，幾乎所有理工科（特别是電子信息）類的高校都開設了EDA課程。主要是讓學生了解EDA的基本概念和基本原理、掌握用HDL語言編寫規範、掌握邏輯綜合的理論和算法、使用EDA工具進行電子電路課程的實驗驗證并從事簡單系統的設計。一般學習電路仿真工具（如multiSIM、PSPICE）和PLD開發工具（如Altera/Xilinx的器件結構及開發系統），為今後工作打下基礎。

科研方面主要利用電路仿真工具（multiSIM或PSPICE）進行電路設計與仿真；利用虛拟儀器進行産品測試；将CPLD/FPGA器件實際應用到儀器設備中；從事PCB設計和ASIC設計等。

在産品設計與制造方面，包括計算機仿真，産品開發中的EDA工具應用、系統級模拟及測試環境的仿真，生産流水線的EDA技術應用、産品測試等各個環節。如PCB的制作、電子設備的研制與生産、電路闆的焊接、ASIC的制作過程等。

從應用領域來看，EDA技術已經滲透到各行各業，如上文所說，包括在機械、電子、通信、航空航航天、化工、礦産、生物、醫學、軍事等各個領域，都有EDA應用。另外，EDA軟件的功能日益強大，原來功能比較單一的軟件，現在增加了很多新用途。如AutoCAD軟件可用于機械及建築設計，也擴展到建築裝璜及各類效果圖、汽車和飛機的模型、電影特技等領域。

發展趨勢

從目前的EDA技術來看，其發展趨勢是政府重視、使用普及、應用廣泛、工具多樣、軟件功能強大。

中國EDA市場已漸趨成熟，不過大部分設計工程師面向的是PCB制闆和小型ASIC領域，僅有小部分（約11%）的設計人員開發複雜的片上系統器件。為了與台灣和美國的設計工程師形成更有力的競争，中國的設計隊伍有必要引進和學習一些最新的EDA技術。

在信息通信領域，要優先發展高速寬帶信息網、深亞微米集成電路、新型元器件、計算機及軟件技術、第三代移動通信技術、信息管理、信息安全技術，積極開拓以數字技術、網絡技術為基礎的新一代信息産品，發展新興産業，培育新的經濟增長點。要大力推進制造業信息化，積極開展計算機輔助設計（CAD）、計算機輔助工程（CAE）、計算機輔助工藝（CAPP）、計算機機輔助制造（CAM）、産品數據管理（PDM）、制造資源計劃（MRPII）及企業資源管理（ERP）等。有條件的企業可開展“網絡制造”，便于合作設計、合作制造，參與國内和國際競争。開展“數控化”工程和“數字化”工程。自動化儀表的技術發展趨勢的測試技術、控制技術與計算機技術、通信技術進一步融合，形成測量、控制、通信與計算機（M3C）結構。在ASIC和PLD設計方面，向超高速、高密度、低功耗、低電壓方面發展。

外設技術與EDA工程相結合的市場前景看好，如組合超大屏幕的相關連接，多屏幕技術也有所發展。

中國自1995年以來加速開發半導體産業，先後建立了幾所設計中心，推動系列設計活動以應對亞太地區其它EDA市場的競争。

在EDA軟件開發方面，目前主要集中在美國。但各國也正在努力開發相應的工具。日本、韓國都有ASIC設計工具，但不對外開放。中國華大集成電路設計中心，也提供IC設計軟件，但性能不是很強。相信在不久的将來會有更多更好的設計工具在各地開花并結果。據最新統計顯示，中國和印度正在成為電子設計自動化領域發展最快的兩個市場，年夏合增長率分别達到了50%和30%。

廠商巨頭

Synopsys、Mentor、Cadence。

PADS(Personal Automated Design Systems個人自動設計系統)軟件是美國Mentor Graphics公司的産品。PowerLogic5.0是一個功能強大、多頁的原理圖設計輸入工具，具有在每頁進行快速存取、在線元件編輯、庫管理方便簡潔等特點，所有這些都為PowerPCB提供了高效的電路闆設計環境，提高了由原理圖設計鍊接到PCB制版的轉化效率。 PowerPCB 5.0是一個複雜的、高速印制電路闆設計軟件。它具有快速交互布線編輯器(FIRE)，它的這一功能在衆多的交互布線模式中獨樹一幟，由于FIRE采用強大功能的算法，布線完成後很少需要用戶修改調整，可以使用戶在布線時節省大量時間，提高效率。對表貼元件等細小焊盤間距、對高速布線的約束條件設定、對圖形用戶界面的定制等方面功能，PowerPCB5.0軟件都是無可挑剔的。由于PowerLogic5.0和PowerPCB5.0兩軟件運行速度快，加之功能強大，有些簡單的操作可以實現複雜的功能、快捷鍵方便、視窗寬等優點。

化學制劑

乙二胺Ethylene diamine(EDA), or1,2-diaminoethane, is anorganic compoundfrom theaminesgroup. Its formula is H2N-CH2CH2-NH2. It is a stronglyalkaline, colorless to yellowish liquid, with amine odor, completelymisciblewith water and soluble inalcohol. Its melting point is 8.5°C and boiling point 116°C. ItsCAS reference numberis 107-15-3.

乙二胺(EDA), 或二氨基乙烷，是一種胺類有機化合物。其分子式為H2N-CH2CH2-NH2.乙二胺是一種強堿，無色至微黃色液體，帶有胺氣味，完全溶于水并可溶于酒精。熔點8.5°C 、沸點116°C。引自《化學文摘社》編号107-15-3。

分布估算

分布估計算法EDA（Estimation of Distribution Algorithms）是進化計算領域新興起的一類随機優化算法，當前國際進化計算領域的研究熱點. 它是遺傳算法和統計學習的結合，通過統計學習的手段建立解空間内個體分布的概率模型，然後對概率模型随機采樣産生新的群體，如此反複進行，實現群體的進化. 分布估計算法中沒有傳統的交叉、變異等遺傳操作，是一種全新的進化模式；這種優化技術能夠通過概率圖模型對變量之間的關系進行建模，從而能有效的解決多變量相關的優化問題.

“eda”在英漢詞典中的解釋(來源：百度詞典)：

EDA abbr. 1. =Economic Development Administration (美國)(商務部)經濟開發署 2. =Economic Development Association (美國)經濟開發協會

eda abbr. 1. =early departure authorized 經批準提前出發

疑問解答

1-1 EDA技術與ASIC設計和FPGA開發有什麼關系?

答：利用EDA技術進行電子系統設計的最後目标是完成專用集成電路ASIC的設計和實現；FPGA和CPLD是實現這一途徑的主流器件。FPGA和CPLD通常也被稱為可編程專用IC，或可編程ASIC。FPGA和CPLD的應用是EDA技術有機融合軟硬件電子設計技術、SoC（片上系統）和ASIC設計，以及對自動設計與自動實現最典型的诠釋。

1-2與軟件描述語言相比，VHDL有什麼特點?

答：編譯器将軟件程序翻譯成基于某種特定CPU的機器代碼，這種代碼僅限于這種CPU而不能移植，并且機器代碼不代表硬件結構，更不能改變CPU的硬件結構，隻能被動地為其特定的硬件電路結構所利用。綜合器将VHDL程序轉化的目标是底層的電路結構網表文件，這種滿足VHDL設計程序功能描述的電路結構，不依賴于任何特定硬件環境；具有相對獨立性。綜合器在将VHDL(硬件描述語言)表達的電路功能轉化成具體的電路結構網表過程中，具有明顯的能動性和創造性，它不是機械的一一對應式的“翻譯”，而是根據設計庫、工藝庫以及預先設置的各類約束條件，選擇最優的方式完成電路結構的設計。

l-3什麼是綜合?有哪些類型?綜合在電子設計自動化中的地位是什麼?

什麼是綜合?答：在電子設計領域中綜合的概念可以表示為：将用行為和功能層次表達的電子系統轉換為低層次的便于具體實現的模塊組合裝配的過程。

有哪些類型? 答：(1)從自然語言轉換到VHDL語言算法表示，即自然語言綜合。(2)從算法表示轉換到寄存器傳輸級(RegisterTransport Level，RTL)，即從行為域到結構域的綜合，即行為綜合。(3)從RTL級表示轉換到邏輯門(包括觸發器)的表示，即邏輯綜合。(4)從邏輯門表示轉換到版圖表示(ASIC設計)，或轉換到FPGA的配置網表文件，可稱為版圖綜合或結構綜合。

綜合在電子設計自動化中的地位是什麼? 答：是核心地位（見圖1-3）。綜合器具有更複雜的工作環境，綜合器在接受VHDL程序并準備對其綜合前，必須獲得與最終實現設計電路硬件特征相關的工藝庫信息，以及獲得優化綜合的諸多約束條件信息；根據工藝庫和約束條件信息，将VHDL程序轉化成電路實現的相關信息。

1-4在EDA技術中，自頂向下的設計方法的重要意義是什麼? P7~10

答：在EDA技術應用中，自頂向下的設計方法，就是在整個設計流程中各設計環節逐步求精的過程。

1-5 IP在EDA技術的應用和發展中的意義是什麼?P11~12

答：IP核具有規範的接口協議，良好的可移植與可測試性，為系統開發提供了可靠的保證。

2-1 叙述EDA的FPGA/CPLD設計流程。P13~16

答：1.設計輸入(原理圖/HDL文本編輯)；2.綜合；3.适配；4.時序仿真與功能仿真；5.編程下載；6.硬件測試。

2-2 IP是什麼?IP與EDA技術的關系是什麼?P24~26

IP是什麼?答：IP是知識産權核或知識産權模塊，用于ASIC或FPGA/CPLD中的預先設計好的電路功能模塊。

IP與EDA技術的關系是什麼? 答：IP在EDA技術開發中具有十分重要的地位；與EDA技術的關系分有軟IP、固IP、硬IP：軟IP是用VHDL等硬件描述語言描述的功能塊，并不涉及用什麼具體電路元件實現這些功能；軟IP通常是以硬件描述語言HDL源文件的形式出現。固IP是完成了綜合的功能塊，具有較大的設計深度，以網表文件的形式提交客戶使用。硬IP提供設計的最終階段産品：掩模。

2-3 叙述ASIC的設計方法。 P18~19

答：ASIC設計方法,按版圖結構及制造方法分有半定制(Semi-custom)和全定制(Full-custom)兩種實現方法。

全定制方法是一種基于晶體管級的，手工設計版圖的制造方法。

半定制法是一種約束性設計方式，約束的目的是簡化設計，縮短設計周期，降低設計成本，提高設計正确率。半定制法按邏輯實現的方式不同，可再分為門陣列法、标準單元法和可編程邏輯器件法。

2-4 FPGA/CPLD在ASIC設計中有什麼用途?P16,18

答：FPGA/CPLD在ASIC設計中，屬于可編程ASIC的邏輯器件；使設計效率大為提高，上市的時間大為縮短。

2-5 簡述在基于FPGA/CPLD的EDA設計流程中所涉及的EDA工具，及其在整個流程中的作用。 P19~23

答：基于FPGA/CPLD的EDA設計流程中所涉及的EDA工具有：設計輸入編輯器（作用：接受不同的設計輸入表達方式，如原理圖輸入方式、狀态圖輸入方式、波形輸入方式以及HDL的文本輸入方式。）；HDL綜合器（作用：HDL綜合器根據工藝庫和約束條件信息，将設計輸入編輯器提供的信息轉化為目标器件硬件結構細節的信息，并在數字電路設計技術、化簡優化算法以及計算機軟件等複雜結體進行優化處理）；仿真器（作用：行為模型的表達、電子系統的建模、邏輯電路的驗證及門級系統的測試）；适配器（作用：完成目标系統在器件上的布局和布線）；下載器（作用：把設計結果信息下載到對應的實際器件，實現硬件設計）。

3-1 OLMC（輸出邏輯宏單元）有何功能?說明GAL是怎樣實現可編程組合電路與時序電路的。 P34~36

OLMC有何功能?答：OLMC單元設有多種組态，可配置成專用組合輸出、專用輸入、組合輸出雙向口、寄存器輸出、寄存器輸出雙向口等。

說明GAL是怎樣實現可編程組合電路與時序電路的? 答：GAL（通用陣列邏輯器件）是通過對其中的OLMC（輸出邏輯宏單元）的編程和三種模式配置（寄存器模式、複合模式、簡單模式），實現組合電路與時序電路設計的。

3-2什麼是基于乘積項的可編程邏輯結構?P33~34，40

答：GAL、CPLD之類都是基于乘積項的可編程結構；即包含有可編程與陣列和固定的或陣列的PAL（可編程陣列邏輯）器件構成。

3-3什麼是基于查找表的可編程邏輯結構?P40~41

答：FPGA（現場可編程門陣列）是基于查找表的可編程邏輯結構。

3-4 FPGA系列器件中的LAB有何作用? P43~45

答：FPGA（Cyclone/Cyclone II）系列器件主要由邏輯陣列塊LAB、嵌入式存儲器塊（EAB）、I/O單元、嵌入式硬件乘法器和PLL等模塊構成；其中LAB（邏輯陣列塊）由一系列相鄰的LE（邏輯單元）構成的；FPGA可編程資源主要來自邏輯陣列塊LAB。

3-5與傳統的測試技術相比，邊界掃描技術有何優點?P47~50

答：使用BST（邊界掃描測試）規範測試，不必使用物理探針，可在器件正常工作時在系統捕獲測量的功能數據。克服傳統的外探針測試法和“針床”夾具測試法來無法對IC内部節點無法測試的難題。

3-6解釋編程與配置這兩個概念。P58

答：編程：基于電可擦除存儲單元的EEPROM或Flash技術。CPLD一股使用此技術進行編程。CPLD被編程後改變了電可擦除存儲單元中的信息，掉電後可保存。電可擦除編程工藝的優點是編程後信息不會因掉電而丢失，但編程次數有限，編程的速度不快。

配置：基于SRAM查找表的編程單元。編程信息是保存在SRAM中的，SRAM在掉電後編程信息立即丢失，在下次上電後，還需要重新載入編程信息。大部分FPGA采用該種編程工藝。該類器件的編程一般稱為配置。對于SRAM型FPGA來說，配置次數無限，且速度快；在加電時可随時更改邏輯；下載信息的保密性也不如電可擦除的編程。

3-7請參閱相關資料，并回答問題：按本章給出的歸類方式，将基于乘積項的可編程邏輯結構的PLD器件歸類為CPLD；将基于查找表的可編程邏輯結構的PLD器什歸類為FPGA，那麼，APEX系列屬于什麼類型PLD器件?MAX II系列又屬于什麼類型的PLD器件?為什麼?P54~56

答：APEX(Advanced Logic Element Matrix)系列屬于FPGA類型PLD器件；編程信息存于SRAM中。MAX II系列屬于CPLD類型的PLD器件；編程信息存于EEPROM中。