器件的引脚图及各引脚功能
DIN：串行数据输入端；
SCLK：串行时钟输入端；
/CS：芯片选用通端，低电平有效；
DOUT：用于级联时的串行数据输出端；
AGND：模拟地；
REFIN：基准电压输入端,2V～(VDD-2)；
OUT：DAC模拟电压输出端；
VDD：正电源端，4.5～5.5V,通常取5V。
功能框图
TLC5615的内部功能框图如下图所示,它主要由以下几部分组成:
1、10位DAC电路;
2、一个16位移位寄存器,接受串行移入的二进制数,并且有一个级联的数据输出端DOUT;
3、并行输入输出的10位DAC寄存器,为10位DAC电路提供待转换的二进制数据;
4、电压跟随器为参考电压端REFIN提供很高的输入阻抗,大约10MΩ;
5、×2电路提供最大值为2倍于REFIN的输出;
6、上电复位电路和控制电路。
两种工作方式：（A）从上图可以看出，16位移位寄存器分为高4位虚拟位、低两位填充位以及10位有效位。在单片TLC5615工作时,只需要向16位移位寄存器按先后输入10位有效位和低2位填充位，2位填充位数据任意,这是第一种方式,即12位数据序列。（B）第二种方式为级联方式,即16位数据列,可以将本片的DOUT接到下一片的DIN,需要向16位移位寄存器按先后输入高4位虚拟位、10位有效位和低2位填充位,由于增加了高4位虚拟位,所以需要16个时钟脉冲。
工作时序
TLC5615工作时序如上图所示。可以看出,只有当片选CS为低电平时,串行输入数据才能被移入16位
移位寄存器。当CS为低电平时,在每一个SCLK时钟的上升沿将DIN的一位数据移入16位移寄存器。注意,二进制最高有效位被导前移入。接着,CS的上升沿将16位移位寄存器的10位有效数据锁存于10位DAC寄存器,供DAC电路进行转换;当片选CS为高电平时,串行输入数据不能被移入16位移位寄存器。注意,CS的上升和下降都必须发生在SCLK为低电平期间。
