引腳功能
CD4046的引腳排列，采用16腳雙列直插式，各管腳功能：
1腳相位輸出端，環路入鎖時為高電平，環路失鎖時為低電平。
2腳相位比較器Ⅰ的輸出端。
3腳比較信号輸入端。
4腳壓控振蕩器輸出端。
5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。
6、7腳外接振蕩電容。
8、16腳電源的負端和正端。
9腳壓控振蕩器的控制端。
10腳解調輸出端，用于FM解調。
11、12腳外接振蕩電阻。
13腳相位比較器Ⅱ的輸出端。
14腳信号輸入端。
15腳内部獨立的齊納穩壓管負極。
圖形簡介
CD4046内部電原理框，主要由相位比較Ⅰ、Ⅱ、壓控振蕩器（VCO）、線性放大器、源跟随器、整形電路等部分構成。比較器Ⅰ采用異或門結構，當兩個輸入端信号Ui、Uo的電平狀态相異時（即一個高電平，一個為低電平），輸出端信号UΨ為高電平；反之，Ui、Uo電平狀态相同時（即兩個均為高，或均為低電平），UΨ輸出為低電平。當Ui、Uo的相位差Δφ在0°-180°範圍内變化時，UΨ的脈沖寬度m亦随之改變，即占空比亦在改變。從比較器Ⅰ的輸入和輸出信号的波形（如圖4所示）可知，其輸出信号的頻率等于輸入信号頻率的兩倍，并且與兩個輸入信号之間的中心頻率保持90°相移。從圖中還可知，fout不一定是對稱波形。對相位比較器Ⅰ，它要求Ui、Uo的占空比均為50%（即方波），這樣才能使鎖定範圍為最大。
相位比較器Ⅱ是一個由信号的上升沿控制的數字存儲網絡。它對輸入信号占空比的要求不高，允許輸入非對稱波形，它具有很寬的捕捉頻率範圍，而且不會鎖定在輸入信号的諧波。它提供數字誤差信号和鎖定信号（相位脈沖）兩種輸出，當達到鎖定時，在相位比較器Ⅱ的兩個輸人信号之間保持0°相移。
對相位比較器Ⅱ而言，當14腳的輸入信号比3腳的比較信号頻率低時，輸出為邏輯“0”；反之則輸出邏輯“1”。如果兩信号的頻率相同而相位不同，當輸入信号的相位滞後于比較信号時，相位比較器Ⅱ輸出的為正脈沖，當相位超前時則輸出為負脈沖。在這兩種情況下，從1腳都有與上述正、負脈沖寬度相同的負脈沖産生。從相位比較器Ⅱ輸出的正、負脈沖的寬度均等于兩個輸入脈沖上升沿之間的相位差。而當兩個輸入脈沖的頻率和相位均相同時，相位比較器Ⅱ的輸出為高阻态，則1腳輸出高電平。上述波形如圖5所示。由此可見，從1腳輸出信号是負脈沖還是固定高電平就可以判斷兩個輸入信号的情況了
CD4046鎖相環采用的是RC型壓控振蕩器，必須外接電容C1和電阻R1作為充放電元件。當PLL對跟蹤的輸入信号的頻率寬度有要求時還需要外接電阻R2。由于VCO是一個電流控制振蕩器，對定時電容C1的充電電流與從9腳輸入的控制電壓成正比，使VCO的振蕩頻率亦正比于該控制電壓。當VCO控制電壓為0時，其輸出頻率最低；當輸入控制電壓等于電源電壓VDD時，輸出頻率則線性地增大到最高輸出頻率。VCO振蕩頻率的範圍由R1、R2和C1決定。由于它的充電和放電都由同一個電容C1完成，故它的輸出波形是對稱方波。一般規定CD4046的最高頻率為1。2MHz(VDD=15V），若VDD<15V，則fmax要降低一些。
工作原理
輸入信号Ui從14腳輸入後，經放大器A1進行放大、整形後加到相位比較器Ⅰ、Ⅱ的輸入端，圖3開關K撥至2腳，則比較器Ⅰ将從3腳輸入的比較信号Uo與輸入信号Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波後得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調整VCO的振蕩頻率f2，使f2迅速逼近信号頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ，繼續與Ui進行相位比較，最後使得f2=f1，兩者的相位差為一定值，實現了相位鎖定。若開關K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同，不再贅述。
典型應用電路
CD4046的VCO組成的方波發生器，當其9腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調節電阻R1阻值即可調整振蕩器振蕩頻率，振蕩方波信号從4腳輸出。按圖示數值，振蕩頻率變化範圍在20Hz至2kHz。
圖是CD4046鎖相環用于調頻信号的解調電路。如果由載頻為10kHz組成的調頻信号，用400Hz音頻信号調制。
假如調頻信号的總振幅小于400mV時，用CD4046時則應經放大器放大後用交流耦合到鎖相環的14腳輸入端環路的相位比較器采用比較器Ⅰ，因為需要鎖相環系統中的中心頻率f0等于調頻信号的載頻，這樣會引起壓控振蕩器輸出與輸入信号輸入間産生不同的相位差，從而在壓控振蕩器輸入端産生與輸入信号頻率變化相應的電壓變化，這個電壓變化經源跟随器隔離後在壓控振蕩器的解調輸出端10腳輸出解調信号。當VDD為10V，R1為10kΩ，C1為100pF時，鎖相環路的捕捉範圍為±0.4kHz。解調器輸出幅度取決于源跟随器外接電阻R3值的大小。
用CD4046與BCD加法計數器CD4518構成的100倍頻電路。剛開機時，f2可能不等于f1，假定f2時相位比較器Ⅱ輸UΨ為高電平，經濾波後Ud逐漸升高使VCO輸出頻率f2迅速上升，f2增大值至f2=f1，如果此時Ui滞後U0，則相位比較器Ⅱ輸出UΨ為低電平。UΨ經濾波後得到的Ud信号開始下降，這就迫使VCO對f2進行微調，最後達到f2/N=f1，并且f2與f1的相位差Δφ=0°。，進入鎖定狀态。如果此後f1又發生變化，鎖相環能再次捕獲f1，使f2與f1相位鎖定。
